ПОСЛЕДОВАТЕЛЬНОСТНОГО ТИПА

Основу последовательностных цифровых структур составляют тригге­ры различных типов, которые могут использоваться самостоятельно или в со­ставе счетчиков, регистров и т. д.

Триггеры ИС серии К155 различаются по своим возможностям. Так назы­ваемые JK-триггер К155ТВ1 и D-тригтер К155ТМ2 могут работать в счетном режиме, т. е. менять свое состояние на противоположное на каждый импульс, приходящий на счетный вход триггера. Триггеры микросхемы К155ТМ5 и К155ТМ7 могут работать только в режиме хранения информации, записывае­мой в них в момент подачи тактовых импульсов.

Рассмотрим более подробно работу триггеров. Триггер К155ТВ1 (рис. 1,а) имеет девять входов: вход R установки в 0, вход S установки в 1, вход С — тактовых импульсов, входы J я К — управляющие входы (по три входа, объ­единенных по схеме И), а также прямой и инверсный (обозначен кружком) выходы.

При подаче логического 0 на вход R триггер устанавливается в нулевое состояние, при котором на прямом выходе уровень логического 0, на инверс­ном — логической 1. При подаче логического 0 на вход S триггер устанавли­вается в единичное состояние.

Более сложно происходит работа триггера при подаче сигналов на входы С, J и К. Наиболее простой режим осуществляется при уровне логической 1 на входах J и K, в этом случае JK-тригтер работает как обычный триггер со счетным входом: по спаду каждого положительного импульса на тактовом

входе С состояние триггера меняется на противоположное. Если хотя бы на одном входе J и на одном входе К одновременно уровень логического 0, со­стояние триггера при подаче импульсов по тактовому входу С не меняется.

Если на всех входах J уровень логической .1, хотя бы на одном входе К — логический 0, по спаду положительного импульса на входе С триггер устанав­ливается в единичное состояние независимо от своего предыдущего. Если хотя бы на одном входе J логический 0, на всех входах К — 1, по спаду импульса на входе С триггер устанавливается в нулевое состояние.

         

Рис. 1. Цоколевка И С K1S5TB1 (а) и К155ТМ2 (б)

Рис. 2. Цоколевка ИС К155ТМ5 (а) и К155ТМ7 (б)

Изменение сигналов на J- и K-входах при уровне логического 0 на входе С не влияет на состояние JK-триггера. Если же на входе С уровень логичес­кой 1, спад импульса на одном или нескольких входах J при логической 1 на других входах J приводит к установке триггера в единичное состояние, спад на входе (входах) К — в нулевое.

Следует иметь в виду, что не все JK-триггеры ИС ТТЛ работают при уровне логической 1 на входе С так, как описано выше. Некоторые триггеры (К158ТВ1, К134ТВ1, К134ТВ14) не срабатывают непосредственно по спадам импульсов на входах J и К, но могут запоминать изменение информации на этих входах, имевшее место при уровне логической 1 на входе С. Кроме того, технические условия на большинство JK-триггеров не определяют их принци­пиальных схем и характера переключения при логической 1 на входе С. По­этому не рекомендуется использовать JK-триггеры в режиме, когда сигналы на входах J и К меняются при логической 1 на входе С при отсутствии уве­ренности в поведении триггеров в этом режиме.

Интегральная микросхема типа К155ТМ2 (рис. 1,6) содержит два D-трнг-гера. Триггер D-типа имеет вместо входов J и К один вход D. По входам R и S D-триггер работает так же, как и JK-триггер. Если на входе D уровень ло­гического 0, по фронту положительного импульса на входе С триггер устанав­ливается в нулевое состояние, при логической 1 на входе D по фронту на входе С триггер устанавливается в состояние 1.





Для получения режима счетного триггера вход D соединяют с инверсным выходом триггера, в этом случае триггер меняет свое состояние на противопо­ложное по фронтам входных импульсов.

Интегральные микросхемы К155ТМ5 и К155ТМ7 (рис. 2) содержат по четыре статических триггера, каждый из которых имеет информационный вход

D, тактовый С и прямой выход (а в ИС К.Ш5ТМ7 еще и инверсный выход). Триггер работает следующим образом. При уровне логического 0 на входе С изменение сигнала на входе D не влияет на состояние триггера, и он хранит записанную в нем ранее информацию.


При подаче на вход С логической 1 триггер превращается в повторитель — сигнал на выходе соответствует сигна­лу на входе ( а на инверсном выходе ИС КД55ТМ7 — инверсии сигнала на вхо­де D). При подаче на вход С логического 0 триггер переходит вновь в режим хранения, а его состояние определяется сигналом на входе D перед спадом импульса на входе С. Таким образом, основные свойства триггеров ИС К155ТМ5 и К155ТМ7 следующие:

1) при подаче на вход С логического 0 — хранение информации;

2) при подаче на вход С логической 1 — повторение входного сигнала;

3) запоминается информация, имеющаяся на входе D перед спадом на входе С;

4) изменение информации на выходе может происходить в течение всего положительного импульса на входе С, если при этом меняется информация на входе D.

Эту разновидность D-триггера лучше называть «D-триггером, тактируемым импульсом», «триггером-защелкой», чтобы отличать ее от описанных выше D-триггеров К165ТМ2, которые можно назвать «D-триггерами, тактируемыми фронтом» или «счетными D-триггерами».

Для того чтобы подчеркнуть различие между ними, приведем логику ра­боты «счетного D-триггера»:

1) хранение информации осуществляется при подаче на вход С как логи­ческого 0, так и логической 1;

2) прямого прохождения сигнала на выход со входа D нет;

3) запоминается информация, имеющаяся на входе D перед фронтом им­пульса на входе С;

4) изменение информации на выходе может происходить только во время фронта на входе С.

На основе JK-триггеров и счетных D-триггеров строятся счетчики и дели­тели частоты. D-триггеры, тактируемые импульсом, удобны для построения ре­гистров памяти.

Для построения двоичных счетчиков счетные входы JK-триггеров соединя­ют с прямыми выходами предыдущих триггеров, а D-триггеров — с инверсными (рис. 3). Отличие в подключении входов связано с тем, что D-триггер срабаты­вает по фронту, а JK-триггер — по спаду входных импульсов.



Рис. 3. Двоичные счетчики на JK-триггерах (а) и D-триггерах (б)



Состояние счетчика ( количество поступивших на его вход импульсов пос­ле установки в 0) однозначно определяется состояниями его триггеров. В частности, для четырехразрядных счетчиков состояние q может быть определено по формуле . . .

q = p1y1 + p2y2 + p3y3 + P4.

где yi = 0 или l — состояние i-гo триггера (i=1-4, начиная со входа счетчи­ка); pi = 2n-1 — вес i-гo разряда счетчика. О таких счетчиках говорят, что они работают в весовом коде 1 — 2 — 4 — 8. Счетчик может быть построен так, что его весовой код отличается от рассмотренного. Так, для четырехразрядных счет­чиков получили распространение коды 1 — 2 — 4 — 6, il — 2 — 2 — 4 и др. Существуют такие структуры счетчиков, состояние которых не может быть выражено при­веденной выше формулой. О таких счетчиках говорят, что они работают в не-весовом коде. Их состояния определяют по временным диаграммам или табли­цам переходов. Сказанное о четырехразрядных счетчиках распространяется на счетчики любой разрядности.

Делители частоты (далее просто делители) отличаются от счетчиков тем, что в них используется только один выход — выход последнего триггера. Таким образом, n-разрядный двоичный счетчик всегда можно рассматривать как делитель на 2n.

Часто бывает необходимо осуществить деление частоты на некоторое це­лое число т, не являющееся степенью двойки, в таких случаях обычно ис­пользуют n-разрядный двоичный счетчик (2n>m), и вводом дополнительных логических связей обеспечивают пропуск 2п — т состояний в процессе счета. Этого можно достигнуть, например, принудительной установкой счетчика в 0 при достижении состояния т или принудительной установкой счетчика в со­стояние 2П — т при его переполнении.

                         

Рис. 4. Декада на JK-триггерах (а) и диа­грамма ее работы (б)

Рис. 5. Декада на D-тригтерах (а) и диа­грамма ее работы (б)

Возможны и другие способы. Например, наиболее часто применяемая де­када (счетчик с коэффициентом пересчета 10) на JK-триггерах строится по схе­ме рис. 4,о.


Временная диаграмма ее работы представлена на рис. 4,6. При подаче импульсов с 1-го по 8-й декада работает как обычный двоичный счет­чик импульсов. К моменту подачи восьмого импульса на двух входах J чет­вертого триггера формируется уровень логической 1, восьмым импульсом этот триггер переключается в единичное состояние и уровень логического 0 с его инверсного выхода, подаваемый на вход J второго триггера, запрещает его переключение в единичное состояние под действием десятого импульса. Деся­тый импульс восстанавливает нулевое состояние четвертого триггера, и цикл ра­боты делителя повторяется.

Декада рис. 4,а работает в весовом коде 1 — 2 — 4 — 8. Декада на D-тригге-рах, схема которой приведена на рис. 5,а, работает в невесовом коде. Времен­ная диаграмма ее работы приведена на рис. б,б.

Интегральная микросхема К.155ИЕ1 является делителем частоты на 10. Цоколевка микросхемы приведена на рис. 6. Установка триггеров микросхемы в 0 осуществляется подачей логической 1 одновременно на два объединенных по схеме И входа R. Рабочей полярностью входных счетных импульсов, подавае­мых на входы С, является отрицательная. Импульсы могут подаваться или по отдельности на каждый из входов (на второй вход должен при этом подавать­ся уровень логической 1), или одновременно на оба входа.

           

Рис. 6. Цоколевка ИС К155ИЕ1

Рис. 7. Цоколевка ИС К155ИЕ2 (а), К155ИЕ4 (б), К155ИЕ5 (в)

Одновременно с каждым десятым входным импульсом на выходе форми­руется равный ему по длительности выходной импульс отрицательной поляр­ности. Многокаскадные делители частоты можно строить, соединяя входы С последующих каскадов с выходами предыдущих.

Интегральные микросхемы К.155ИЕ2, К155ИЕ4 и К.155ИЕ5 (рис. 7) содержат по четыре счетных триггера. В каждой ИС один из триггеров имеет отдельный вход С1 и прямой выход, три оставшиеся триггера соединены между собой так, что образуют делитель на 8 в ИС К155ИЕ5, на 6 в К155ИЕ4 и на 5 в К155ИЕ2. При соединении выхода первого триггера со входом С2 цепочки из трех триггеров образуются соответственно делители на 16, 12 и 10.


Делители на 10 и 16 работают в коде 1 — 2 — 4 — 8, делитель на 12 — в коде 1 — 2 — 4 — 6.

Интегральные микросхемы имеют по два входа R установки в 0, объеди­ненные по схеме И. Сброс (установка 0) триггеров производится при подаче уровней логической 1 на оба входа R. Микросхема К155ИЕ2 имеет, кроме того, входы установки в состояние 9, при котором первый и последний триггеры де-.. кады находятся в единичном состоянии, остальные — в нулевом.

Наличие входов установки, объединенных по схеме И, позволяет строить . делители частоты с различными коэффициентами деления в пределах 2 — 16 беэ; использования дополнительных логических элементов. На рис. 8 приведены -: схема декады на ИС К155ИЕ4 и ее временная диаграмма. До прихода десято­го импульса декада работает как делитель частоты на 12. Десятый импульс j переводит триггеры микросхемы в состояние 10, при котором на выходах 4 и 6 (выводы 9 и 8) ИС формируются уровни логической 1. Эти уровни, поступая на входы R микросхемы, переводят ее в 0, в результате чего коэффициент пе­ресчета микросхемы становится равным [10.



Рис. 8. Декада на ИС К155ИЕ4 (а) и диаграмма ее работы (б)

Для установки рассмотренной декады в 0 внешним сигналом необходимо введение в нее логических элементов И — НЕ (рис. 9).

         

Рис. 9. Декада на ИС К155ИЕ4 с возмож­ностью установки в 0

Рис. 10. Выводы ИС К155ИЕ6 (а) и К155ИЕ7 (о)

В табл. 2 приведены номера выводов ИС, которые нужно соединить между собой для получения различных коэффициентов пересчета К-

Все делители, полученные соединением выводов ИС по табл. 2, работают по одному принципу — при достижении состояния, соответствующего необходимо­му коэффициенту пересчета, происходит установка счетчика в 0. Исключение составляет делитель на 7 на микросхеме К156ИЕ2. В этом делителе после подсчета шести импульсов на входах R9 формируются уровни логической 1, поэтому из состояния 5 делитель сразу переходит в состояние 9, минуя 6, 7 и 8. Код работы этого делителя — невесовой.



Делители на ИС К155ИЕ5 и К156ИЕ2 работают в весовом коде 1 — 2 — 4 — 8, код делителей на ИС К155ИЕ4 — 1 — 2 — 4 — 6 при использовании входа 14 и 1 — 2 — 3 при подаче входного сигнала на вход 1.

Интегральные микросхемы К155ИЕ6 и К155ИЕ7 — реверсивные счетчики. Первый из них — двоично-десятичный, второй — двоичный, оба работают в коде 1 — 2 — 4 — 8. Цоколевка обеих микросхем одинакова (рис. 10), отличаются они тем, что первый считает до 10, второй — до 16.

Таблица 2



Рассмотрим для примера работу ИС К155ИЕ6. В отличие от рассмотрен­ных ранее счетчиков, эта ИС имеет большее число выходов и входов. Входы + 1 и — ii служат для подачи тактовых импульсов, +1 — при прямом счете, — 1 — при обратном. Вход R служит для установки счетчика в 0, вход С — для предварительной записи в счетчик информации, поступающей по входам D1 — D8.

Установка принтеров счетчика в 0 происходит при подаче уровня логичес­кой 1 на вход R, при этом на входе С должен быть уровень логической I. Для предварительной записи в счетчик любого числа от 0 до 9 его следует подать на входы D1 — D8 (D1 — младший разряд, D8 — старший), при этом на входах R и С должен быть логический 0.

Режим предварительной записи может использоваться для построения де­лителей частоты с перестраиваемым коэффициентом деления для учета фик­сированной частоты (например, 465 кГц) в цифровой шкале радиоприемника. Если этот режим не используется, на входе С должен постоянно поддержи­ваться уровень логической 1.

Прямой счет осуществляется при подаче отрицательных импульсов на вход + 1, при этом на входах — 1 и С должна быть логическая 1, на входе R — ло­гический 0. Переключение триггеров счетчика происходит по спадам входных импульсов, одновременно с каждым десятым входным импульсом на выходе >9 формируется отрицательный выходной импульс переполнения, который мо­жет подаваться на вход + 1 следующей ИС многоразрядного счетчика. Уров­ни на выходах 1 — 2 — 4 — 8 счетчика соответствуют состоянию счетчика в дан­ный момент (в двоичном коде).


При обратном счете входные импульсы пода­ются на вход — 1, выходные импульсы снимаются с выхода <0. Пример вре­менной диаграммы работы счетчика приведен на рис. 11.

Первый импульс установки в 0 устанавливает все триггеры счетчика в 0. Три следующих импульса, поступающих на вход +1, переводят счетчик в со­стояние 3, которому соответствуют логические 1 на выходах 1 и 2 и 0 — на на 4 и 8 Если на входах Dl — D4 логический 0, на входе D8, логиче­ская 1, импульс на входе С устанавливает счетчик в состояние 8. Сле-

дующие шесть импульсов, поступающие на вход +1, переводят счетчик после­довательно в состояния 9, 0, 1, 2, 3, 4. Одновременно с импульсом, переводя­щим счетчик в 0, на выходе >9 появляется выходной импульс прямого счета. Следующие импульсы, поступающие на вход — 1, изменяют состояние счетчика в обратном порядке: 3, 2, 1, 0, 9, 8 и т. д. Одновременно с импульсом обратного счета, переводящим счетчик в состояние 9, на выходе <0 появляется выходной импульс.



Рис. 11. Временная диаграмма работы ИС К155ИЕ6

В ИС К155ИЕ7 импульс на выходе >15 появляется одновременно с им-нульсом на входе +1 при переходе счетчика из состояния 15 в состояние 0, а на выходе <0 — при переходе счетчика из 0 в 15 одновременно с импульсом на входе — 1,

Интегральную микросхему КЛ55ИЕ8 обычно называют делителем частоты с переменным коэффициентом деления, однако это не совсем точно. Эта ИС содержит 6-разрядный двоичный счетчик, элементы совпадения, позволяющие выделять несовпадающие между собой импульсы — каждый второй, каждый четвертый, каждый восьмой и т. д., и элемент собирания, который позволяет подавать на выход часть или все выделенные импульсы, в результате чего средняя частота выходных импульсов может изменяться от от 1/64 до 63/64 частоты входных импульсов.

Цоколевка ИС приведена на рис. 12, пример временной диаграммы рабо­ты — на рис. 13. Для наглядности на рис. 12 вынесен логический элемент И — НЕ, входящий в ИС. Интегральная микросхема имеет следующие входы: вход V — запрет счета, при подаче на который логической 1 счетчик не считает, вход Я — установки 0, установка триггеров счетчика в 0 происходит при по­даче на него уровня логической 1.


Вход С — вход тактовых импульсов отрица­ тельной полярности, переключение триггеров счетчика происходит по спадам входных импульсов. Входы XI — Х32 позволяют управлять выдачей отрицатель­ных выходных импульсов, совпадающих по времени со входными, на выход Z. На рис. 13 в качестве примера показано, какие импульсы выделяются на вы­ходе 1 при подаче логической 1 на вход Х32 (диаграмма Х32), при подаче 1 вход Х16 (диаграмма Х16) и на вход Х8 (диаграмма Х8). В этих случаях на выходе Z выделяется соответственно 32, 16 или 8 равномерно расположенных импульсов. Если же одновременно подать логическую 1 на несколько входов, например на Х32 и Х8, то, как показано на диаграмме Z, на выходе Z выде­лится 40 импульсов, но расположенных неравномерно. В общем случае количе­ство импульсов N на выходе 2 за период счета составит

N=32-X32 + 16-Х16+8-Х8 + 4-Х4 + 2.Х2+Х1,

где XI — Х32 принимают значения соответственно 1 или 0 в зависимости от того, подан или нет уровень логической 1 на соответствующий вход.

 

Рис. 12. Выводы ИС К155ИЕ8

Рис. 13. Временная диаграмма работы ИС К155ИЕ8

На выходе Р выделяется отрицательный импульс, фронт которого совпада­ет со спадом 63-го тактового импульса, спад — со спадом 64-го. Этот импульс может использоваться при каскадном соединении интегральных микросхем К155ИЕ8. Вход Т — вход опробирования, при подаче на него уровня логичес­кой 1 выдача импульсов по выходу Z прекращается.

           

Рис. 14. Схема соединения двух ИС К155ИЕ8                            Рис. 15. Выводы ИС К155ИР1

На рис. 14 приведена схема соединения двух делителей К155ИЕ8, позволя­ющая получить на выходе от 1 до 4095 импульсов при подаче на вход 4096= = 642 импульсов. Число импульсов на выходе подсчитывается по формуле, ана­логичной приведенной выше, в которой коэффициенты имеют значения от 2048 до 1. Если требуется соединить большее число делителей, их соединение производится аналогично рис. 14, однако выходной элемент И — НЕ, выполняющий функцию ИЛИ — НЕ для отрицательных импульсов, поступающих с выходов Z делителей, необходимо использовать из отдельной логической микросхемы се­рии К155.



Интегральная микросхема К155ИР1 (рис. 15) — четырехразрядный сдвига­ ющий регистр. Интегральная микросхема позволяет производить последователь­ную и параллельную запись информации в триггеры регистра, последовательное и параллельное считывание информации, сдвиг информации.

Вход С1 ИС служит для подачи положительных тактовых импульсов, сдвигающих информацию, сдвиг происходит по спадам импульсов. При подаче положительного импульса на вход С2 по его спаду происходит запись в триггеры регистра информации, присутствующей на входах Dl — D4. Запись со-входов D1 — D4 может происходить лишь мри наличии логической 1 на управ­ляющем входе S, сдвиг — при наличии логического 0. Для последовательной записи информации используется вход DO, запись происходит в режиме сдвига.

Наличие управляющего входа S расширяет возможности использована» ИС. Если соединить собой входы С1 и С2, можно управлять сдвигом и за­писью, лишь изменяя логический уровень на входе S. Можно соединить меж­ду собой входы С2 и D, специального управляющего сигнала в этом случае не потребуется — сдвиг будет происходить при подаче импульсов на вход С1, за­пись — при подаче на С2.

Если вход D1 подключить к выходу 2, D2 — к выходу 3, D3 — к выходу 4, D4 использовать в качестве входа последовательной записи, получится ревер­сивный сдвигающий регистр. При подаче импульсов на вход С1 будут про­исходить последовательная запись информации со входа DO и сдвиг в сторону возрастания номеров выходов (сдвиг вправо). При подаче импульсов на вход С2 запись будет происходить со входа D4, сдвиг — в сторону уменьшения но­меров выходов (сдвиг влево). В полученный таким образом реверсивный сдви­гающий регистр параллельная запись информации невозможна.



Содержание раздела

---

---